

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of:

Toshikazu ISHIKAWA et al.

Appln. No.: 10/698,410 Group Art Unit: 2811

Filed: November 3, 2003

For: SEMICONDUCTOR DEVICE

CLAIM OF PRIORITY UNDER 35 U.S.C. § 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

Applicants hereby claim the priority of Japanese

Patent Application No. 2003-065891 filed March 12, 2003,

and submit herewith a certified copy of said application.

Respectfully submitted,

Bv:

Mitchell W. Shapiro/

Reg. No. 31,568

MWS:sjk

Miles & Stockbridge P.C. 1751 Pinnacle Drive Suite 500 McLean, Virginia 22102-3833 (703) 903-9000

April 8, 2004

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 3月12日

出 願 番 号 Application Number:

特願2003-065891

[ST. 10/C]:

[JP2003-065891]

出 願 人 Applicant(s):

株式会社ルネサステクノロジ

2003年10月22日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】 特許願

【整理番号】 H02017221

【提出日】 平成15年 3月12日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/60

H01L 25/08

H01L 23/52

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 石川 智和

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 内藤 孝洋

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 黒田 宏

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】 林 義成

【特許出願人】

【識別番号】 000005108

【氏名又は名称】 株式会社日立製作所

【代理人】

【識別番号】

100080001

【弁理士】

【氏名又は名称】 筒井 大和

【電話番号】

03-3366-0787

【手数料の表示】

【予納台帳番号】

006909

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

## 【書類名】 明細書

【発明の名称】 半導体装置

#### 【特許請求の範囲】

【請求項1】 (a)第1面と前記第1面に対向する第2面とを有し、前記第1面の第1領域に第1パッドが形成され、前記第1領域を囲む第2領域に第2パッドが形成された配線基板と、

- (b) その表面にバンプ電極が形成され、前記第1パッドと前記バンプ電極が電気的に接続されるように、前記配線基板の前記第1領域上に搭載されたマイコンチップと、
- (c) その表面に第3パッドが形成され、前記マイコンチップの裏面上に搭載され、前記第3パッドが前記第2パッドと導電性のワイヤを用いて接続されたメモリチップと、

を有することを特徴とする半導体装置。

【請求項2】 前記第3パッドの数より前記バンプ電極の数の方が多いことを特徴とする請求項1記載の半導体装置。

【請求項3】 前記配線基板はビルドアップ基板であることを特徴とする請求項1記載の半導体装置。

【請求項4】 前記第1パッドもしくは前記第2パッドの最短のピッチは、 $65\mu$ m以下であることを特徴とする請求項1記載の半導体装置。

【請求項5】 (a) 第1面と前記第1面に対向する第2面とを有し、前記第1面の第1領域に第1パッドが形成され、前記第1領域を囲む第2領域に第2パッドが形成された配線基板と、

- (b) その表面にバンプ電極が形成され、前記第1パッドと前記バンプ電極が 電気的に接続されるように、前記配線基板の前記第1領域上に搭載されたマイコ ンチップと、
- (c)前記マイコンチップの裏面上に搭載された第1および第2メモリチップであって、
  - (c1) 前記第1メモリチップは、その表面に第3パッドが形成され、
  - (c2) 前記第2メモリチップは、その表面に第4パッドが形成され、

(c3) 前記第3および第4パッドは、前記第2パッドと導電性のワイヤを用いて接続されていることを特徴とする半導体装置。

【請求項6】 前記第3および第4パッドの数の和より前記バンプ電極の数の方が多いことを特徴とする請求項5記載の半導体装置。

【請求項7】 前記配線基板はビルドアップ基板であることを特徴とする請求項5記載の半導体装置。

【請求項8】 前記第1パッドもしくは前記第2パッドの最短のピッチは、 $65\mu$  m以下であることを特徴とする請求項5記載の半導体装置。

【請求項9】 前記マイコンチップにより前記第1および第2メモリチップ が制御されていることを特徴とする請求項5記載の半導体装置。

【請求項10】 (d) 前記マイコンチップの第1方向の幅は、前記第1および第2メモリチップの前記第1方向の幅の和より小さく、

前記マイコンチップは、前記第1方向と直行する第2方向に延在する一組の辺 を有しており、

前記第1メモリチップは、前記一組の辺のうち、一方の辺から外側にはみ出て おり、

前記第2メモリチップは、前記一組の辺のうち、他方の辺から外側にはみ出ていることを特徴とする請求項5記載の半導体装置。

【請求項11】 前記第1および第2メモリチップが、前記マイコンチップ の前記一組の辺からはみ出している距離は、それぞれ1.5 mm以下であること を特徴とする請求項5記載の半導体装置。

【請求項12】 前記第1および第2メモリチップが、前記マイコンチップ の前記一組の辺からはみ出している距離は、それぞれ1mm以下であることを特 徴とする請求項5記載の半導体装置。

【請求項13】 前記第1および第2メモリチップは、前記マイコンチップより薄いことを特徴とする請求項5記載の半導体装置。

【請求項14】 前記第1および第2メモリチップの厚さは、200 $\mu$ m以下であることを特徴とする請求項5記載の半導体装置。

【請求項15】 前記第1および第2メモリチップが、前記マイコンチップ

の前記一組の辺からはみ出している部分の下部に、樹脂が充填されていることを 特徴とする請求項5記載の半導体装置。

【請求項16】 前記第1および第2メモリチップは、それぞれDRAMもしくは不揮発性メモリであることを特徴とする請求項5記載の半導体装置。

【請求項17】 前記第3および第4パッドは、当該メモリチップの中央部にライン状に配置されているか、もしくは当該メモリチップの対向する2辺に沿ってライン状に配置されていることを特徴とする請求項5記載の半導体装置。

【請求項18】 前記第1および第2メモリチップは、前記第3および第4パッドが前記マイコンチップの辺に沿って配列され、かつ他のメモリチップ上を超えないように前記第2パッドと前記導電性のワイヤを用いて接続されていることを特徴とする請求項17記載の半導体装置。

【請求項19】 前記第3パッドは、前記第2メモリチップ上を超えないように前記第2パッドと前記導電性のワイヤを用いて接続され、

前記第4パッドは、前記第1メモリチップ上を超えないように前記第2パッド と前記導電性のワイヤを用いて接続されていることを特徴とする請求項5記載の 半導体装置。

【請求項20】 (a) 第1面と前記第1面に対向する第2面とを有し、前記第1面の第1領域に第1パッドが形成され、前記第1領域を囲む第2領域に第2パッドが形成された配線基板と、

- (b) その表面にバンプ電極が形成され、前記第1パッドと前記バンプ電極が 電気的に接続されるように、前記配線基板の前記第1領域上に搭載されたマイコ ンチップと、
- (c) 前記マイコンチップの裏面上に搭載された複数のメモリチップであって、各メモリチップのそれぞれの表面に第3パッドが形成され、前記第3パッドは、前記第2パッドと導電性のワイヤを用いて接続されていることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置に関し、特に、複数の半導体チップを同一の配線基板上に搭載したマルチチップモジュール (Multi-Chip Module; MCM) またはマルチチップパッケージ (Multi-Chip Package; MCP) に適用して有効な技術に関する。

#### [0002]

### 【従来の技術】

半導体装置の実装密度を向上させることを目的として、配線基板上に複数の半 導体チップを三次元的に実装した積層パッケージが種々提案されている。

#### [0003]

例えば、配線基板上にメモリチップとマイコンチップを実装してシステムを構成することがある。このようなパッケージは、システムインパッケージ(System in Package; SiP)とも呼ばれる。

#### $[0\ 0\ 0\ 4]$

メモリチップには、DRAM(Dynamic Random Access Memory)や不揮発性メモリ(フラッシュメモリ)等があり、これらと高速マイクロプロセッサ(MPU:Micro Processing Unit、超小型演算処理装置)を単一の樹脂パッケージ内に封止する。このようなSiPは、メモリチップを樹脂封止したメモリ・モジュールよりも高機能であり、需要も大きい。

#### $[0\ 0\ 0\ 5]$

特に、携帯電話等の通信用モバイル機器においては、半導体装置の多機能化および小型化が要求され、SiPは、このような機器に用いて好適である。

#### [0006]

例えば特許文献1には、DRAMが形成されたチップ(2A)およびフラッシュメモリが形成されたチップ(2B)の2個のチップの上に、高速マイクロプロセッサが形成されたチップ(2C)が実装された半導体装置が開示されている。

### [0007]

#### 【特許文献1】

国際公開番号WO 02/103793 A1号公報(図2)

#### [0008]

#### 【発明が解決しようとする課題】

本発明者らは、一つのパッケージ内に複数個の半導体チップ(以下、単にチップという)を搭載したマルチチップモジュール(MCM)を開発している。

### [0009]

本発明者らは、DRAMが形成されたチップと、フラッシュメモリが形成されたチップと、高速マイクロプロセッサ(MPU)が形成されたチップとを単一の 樹脂パッケージ内に封止したマルチチップモジュールについて検討している。

## [0010]

上記3つのチップを配線基板上に実装する際、すべてのチップを並べて実装したのではMCMが大きくなるため、これらを積層した構造のMCMを検討している。

#### [0011]

しかしながら、例えば、上記特許文献1に記載のように、多機能であるためそのピン数が多い高速マイクロプロセッサが形成されたチップを上層に配置した場合には、却ってMCMが大きくなる場合が考えられる。これは、上層のチップと配線基板とをワイヤボンディング法で接続する際、ワイヤ間(配線基板のボンディングパッド間)をある程度確保する必要があるためである。

### [0012]

このように、複数のチップを積層する場合には、上段および下段に位置するチップの大きさを考慮して配置することも重要であるが、各チップの特性(ピン数やその配列等)を考慮して、最終的にMCMを小さくできるよう組み立てる必要がある。

#### [0013]

また、上段のチップが下段のチップの端部よりはみ出した(オーバーハングした)構造の場合には、その部分に封止樹脂が充填され難く、空気溜まり(ボイド)が生じやすい。例えば熱負荷試験などの際に、ボイド内の空気の熱膨張が繰り返されると、封止樹脂とチップの剥離や封止樹脂の割れ(パッケージクラック)を引き起こす。

#### [0014]

本発明の目的は、複数のチップを有するマルチチップモジュールの小型化もし

くは高密度実装化を図ることにある。

#### [0015]

本発明の他の目的は、複数のチップを有するマルチチップモジュールの信頼性 を向上することにある。

#### [0016]

本発明の他の目的は、複数のチップを有するマルチチップモジュールの機能の 向上を図ることにある。

## [0017]

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

### [0018]

### 【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、次のとおりである。

#### [0019]

本発明の半導体装置は、(a)第1面と前記第1面に対向する第2面とを有し、前記第1面の第1領域に第1パッドが形成され、前記第1領域を囲む第2領域に第2パッドが形成された配線基板と、(b)その表面にバンプ電極が形成され、前記第1パッドと前記バンプ電極が電気的に接続されるように、前記配線基板の第1領域上に搭載されたマイコンチップと、(c)その表面に第3パッドが形成され、前記マイコンチップの裏面上に搭載され、前記第3パッドが前記第2パッドと導電性のワイヤを用いて接続されたメモリチップと、を有するものである

### [0020]

また、本発明の半導体装置は、(a)第1面と前記第1面に対向する第2面と を有し、前記第1面の第1領域に第1パッドが形成され、前記第1領域を囲む第 2領域に第2パッドが形成された配線基板と、(b)その表面にバンプ電極が形 成され、前記第1パッドと前記バンプ電極が電気的に接続されるように、前記配 線基板の第1領域上に搭載されたマイコンチップと、(c)前記マイコンチップ の裏面上に搭載された第1および第2メモリチップであって、(c1)前記第1 メモリチップは、その表面に第3パッドが形成され、(c2)前記第2メモリチップは、その表面に第4パッドが形成され、(c3)前記第3および第4パッドは、前記第2パッドと導電性のワイヤを用いて接続されているものである。

### [0021]

また、本発明の半導体装置は、(a)第1面と前記第1面に対向する第2面とを有し、前記第1面の第1領域に第1パッドが形成され、前記第1領域を囲む第2領域に第2パッドが形成された配線基板と、(b)その表面にバンプ電極が形成され、前記第1パッドと前記バンプ電極が電気的に接続されるように、前記配線基板の第1領域上に搭載されたマイコンチップと、(c)前記マイコンチップの裏面上に搭載された複数のメモリチップであって、各メモリチップのそれぞれの表面に第3パッドが形成され、前記第3パッドは、前記第2パッドと導電性のワイヤを用いて接続されているものである。

### [0022]

### 【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には同一の符号を付し、その繰り返しの説明は省略する。なお、各図においては、パッド数等、その一部を省略して記載する場合がある。また、図面を見易くするために縦横比などの寸法を適宜変更して記載してある箇所がある。

#### [0023]

図1は、本実施の形態の半導体装置を示す要部断面図、図2は、この半導体装置の上面を示す平面図、図3は、この半導体装置の下面を示す平面図である。

#### [0024]

図1~図3に示すように、本実施の形態の半導体装置は、配線基板(実装基板、パッケージ基板)1の主面上に、3個の半導体チップ(メモリチップ2A、2 Bおよびマイコンチップ2C)が搭載されている。これらの半導体チップ(以下、単にチップという)の周囲は、モールド樹脂3で封止されている。なお、図2の平面図においてはモールド樹脂3を省略してある。

### [0025]

このように、複数のチップを同一の配線基板上に搭載した半導体装置をマルチチップモジュール(MCM)といい、チップが積層された構造のMCMをスタック構造のMCMという。また、本実施の形態の半導体装置のように、メモリチップとそれを制御するマイコンチップとを同一の配線基板上に搭載した半導体装置は、システムインパッケージ(SiP)と呼ばれる。

### [0026]

#### [0027]

図4~図6に示すように、配線基板1は、その外形が、例えば11mm×9mmの略矩形状で、厚さは650 $\mu$ m程度(バンプ電極Bpの高さ約250 $\mu$ mを含む)である。また、配線基板1は、ベース基板部(コア部)1aとその上下に位置するビルドアップ基板部1bとを有する。なお、図4の上図は、配線基板1の部分拡大図である。

#### [0028]

ベース基板部1 a は、その表面もしくは裏面に配線を印刷法などで形成した、いわゆるプリント基板31を複数積層した構造である。この複数枚のプリント基板31の各配線は、ベースビア35によって適宜接続されている。このベースビアは、ドリル加工等により形成されたスルーホールの内部に形成される。なお、図4においては、最上層および最下層のプリント基板31の配線33を記載し、中間層のプリント基板31の配線を省略してある。

#### [0029]

ビルドアップ基板部1bは、ベース基板部1aの上部および下部に絶縁膜と導電性膜とを交互に積層することにより形成される。例えば、ベース基板部1aの上部に絶縁膜としてポリイミド樹脂膜37を形成し、ベース基板部1aの配線33上のポリイミド樹脂膜37中に例えばフォトリングラフィー技術を用いてビア

(接続孔)を形成する。また、レーザを用いてビアを形成してもよい。このビア内を含むポリイミド樹脂膜37の上部に導電性膜として例えば銅膜をメッキ法等を用いて形成する。この後、銅膜を加工し、配線39を形成する。なお、あらかじめ配線用の溝を形成し、その内部に銅膜をメッキ法などで形成することにより配線39を形成してもよい。

### [0030]

このように、ポリイミド樹脂膜37、ビアおよび配線39の形成を繰り返すことによりビルドアップ基板部1bが形成される。また、このような配線の形成方法によれば、ベース基板部1aに形成したベースビアもしくは配線と比較して、微細なビアの形成が可能であり、また、微細なピッチで配線(パッド)を形成することができる。例えば、ビルドアップ基板部1bは、30/30μmのラインアンドスペース(配線の最小幅が30μm、配線間隔の最小幅が30μm)の配線を有している。これに比較して、ベース基板部1aは、60/80μmのラインアンドスペース(配線の最小幅が60μm、配線間隔の最小幅が80μm)の配線を有している。このように、ビルドアップ基板部1bは、ベース基板部1aに比較して、最小加工寸法が小さいという特徴がある。なお、最上層配線の上部は、パッド(パッド電極、端子、ピン)P1およびボンディングパッド(端子、ピン)P2部を除き、ポリイミド樹脂膜37等の絶縁膜で覆われる。例えば、パッドP1の最小ピッチは、65μm、パッドP2の最小ピッチは、135μmである(図5)。

### [0031]

これに対し、ベース基板部 1 a の配線は、その幅が最小でも 6 0  $\mu$  m程度となる。

#### [0032]

このようにビルドアップ配線を用いることにより、微細な配線(パッド)の形成が可能となり、パッドピッチが $6.5 \mu$  m以下のチップの搭載が可能となる。

#### [0033]

また、ベース基板部 1 a の下部にも配線層を形成することにより、配線基板の 反りや歪みを低減することができる。例えば、パッド P 3 (バンプ電極 B p )の ピッチは、 $500\mu$  mであり、ピン数は280ピンである(図6)。バンプ電極 Bp(端子、ピン)は、例えば、半田等の導電性部材よりなり、その高さは約 $250\mu$  m程度である。

## [0034]

このように、絶縁膜と導電性膜の積層や加工を交互に繰り返すことにより形成される配線を有する基板をビルドアップ基板という。

### [0035]

図5に示すように、配線基板1の上面(第1面)には、パッドP1およびボンディングパッドP2が形成されている。

### [0036]

パッドP1は、配線基板1の上面の中央部の略矩形状の領域(第1領域)CAの内部に、各辺に沿って配置されている。その個数(端子数、ピン数)は、272個程度である。また、そのピッチは、例えば65μm程度である。この略矩形状の領域CA上に後述するマイコンチップ2Cが搭載される。

### [0037]

また、ボンディングパッド P 2 は、配線基板 1 の上面の外周部(領域 C A の外側、第 2 領域)に配置されている。ボンディングパッド P 2 は、配線基板 1 の X 方向に延在する辺(L 1、L 2)に沿って形成され、また、 Y 方向に延在する辺(L 4)に沿って配置されている。 L 1 および L 2 に沿って配置されるボンディングパッド P 2 は、56 個程度で、その最小ピッチは  $135\mu$  m程度である。また、 L 4 に沿って配置されるボンディングパッド P 2 は、70 個程度で、その最小ピッチは  $135\mu$  m程度である。

#### [0038]

このパッドP1およびボンディングパッドP2は、配線39、33およびベースビア35等を介してバンプ電極Bp(パッドP3)と接続されている。

#### [0039]

図 6 に示すように、このバンプ電極 B p (パッド P 3 )は、配線基板 1 の裏面 (第 2 面)に、アレイ状に配置され、その個数は、 2 8 0 個程度で、そのピッチ は 5 0 0  $\mu$  m程度である。即ち、配線基板 1 のバンプ電極 B p は、 2 8 0 ピンの

BGA(Ball Grid Array)構造である。

#### [0040]

この配線基板1には、3個のチップ(2A、2B、2C)が実装され、この配線基板1は、これらのチップを各種携帯機器のマザーボード等に実装する際の中継基板(インターポーザー)を構成している。即ち、配線基板1のバンプ電極Bpを介して各種携帯機器のマザーボード(図示せず)に実装される。

### [0041]

マイコンチップ2 C は、例えばシリコン基板(半導体基板)上に形成された複数の半導体素子(図示せず)を有する。例えば、ウエハ状態のシリコン基板をダイシングすることにより形成され、図7に示すように、その外形は、例えば6.38 mm×6.18 mmの略矩形状で、厚さは0.14 mm程度である。

### [0042]

また、その上面(表面、素子形成面)には、パッド(図示せず)が形成され、 そのパッドと電気的に接続されたバンプ電極BCが形成されている。パッドは、 最上層配線の露出部である。このパッド(バンプ電極BC)以外の領域は、絶縁 膜で覆われている。

### [0043]

このバンプ電極BCは、略矩形状のチップ 2 Cの各辺に沿って配置されている。その個数は、2 7 2 個程度である。また、そのピッチは、例えば  $65 \mu$  m程度である。バンプ電極BCは、Au(金)等よりなり、ボールボンディング法などを用いて形成することができる。

#### $[0\ 0\ 4\ 4\ ]$

なお、図8に示すように、マイコンチップ2Cの下面(裏面)からはシリコン 基板が露出している。

#### [0045]

このマイコンチップ2Cのバンプ電極BCが形成されている面を下側として配線基板1の上面にフェイスダウンボンディングする。即ち、バンプ電極BCと配線基板のパッドP1とを位置合わせし、これらの間を電気的に接続する(フリップチップ接続)。マイコンチップ2Cのバンプ電極BC形成面と配線基板1との

隙間には、アンダーフィル樹脂 7 が充填されている。なお、バンプ電極 B C の高さ (アンダーフィル樹脂 7 の厚さ) は例えば 3 0 μ m程度である (図 1 参照)。

### [0046]

このマイコンチップ2Cには、例えば動作周波数が133MHzの高速マイクロプロセッサ(MPU)が内蔵されている。また、このマイコンチップ2Cは、メモリチップ(2A、2B)を制御する。これらの関係については、後述する。

#### [0047]

メモリチップ 2 Bは、例えばシリコン基板(半導体基板)上に形成されたDR AMメモリセルを有する。DRAMメモリセルは、情報転送用MISFET(Me tal Insulator Semiconductor Field Effect Transistor)とそれに直列に接続された情報蓄積用容量とからなる。このシリコン基板上には、メモリセルの他、このメモリセルを駆動させるための周辺回路も形成されている。このDRAMは、例えば 6.4 メガビット (Mbit) である。

#### [0048]

このチップは、例えばウエハ状態のシリコン基板をダイシングすることにより 形成され、図9に示すように、その外形は、例えば3.949mm×7.428 mmの略矩形状で、厚さは0.13mm程度である。このチップ2Bは、マイコ ンチップ2Cより薄い。

#### $[0\ 0\ 4\ 9]$

また、その上面(表面、素子形成面)には、ボンディングパッド PBが形成されている。ボンディングパッド PBは、最上層配線の露出部である。このボンディングパッド PB以外の領域は、絶縁膜で覆われている。このボンディングパッド PBは、メモリチップ 2Bの中央部にライン状に配置されている。その最小ピッチは、例えば 80  $\mu$  m程度で、その個数は、例えば 70 個程度である。

### [0050]

なお、図10に示すように、メモリチップ2Bの下面(裏面)からはシリコン 基板が露出している。

#### [0051]

このメモリチップ2Bは、ボンディングパッドPBが形成されている面を上側

としてマイコンチップ 2 Cの裏面(素子形成面と反対側の面)上に接着される。 メモリチップ 2 Bとマイコンチップ 2 Cとの間は例えば 2 0  $\mu$  m程度である(図 1 参照)。

#### [0052]

また、メモリチップ2BのボンディングパッドPBは、配線基板1の辺L4に沿ったボンディングパッドP2と導電性ワイヤ10で接続される(図2参照)。即ち、メモリチップ2Bは、配線基板1のボンディングパッドP2とワイヤボンディングされる。この際のメモリチップ2Bの配置位置やワイヤボンディングの方向については、後述する。

## [0053]

メモリチップ2Aは、例えばシリコン基板(半導体基板)上に形成された不揮発性メモリ(フラッシュメモリ)を有する。フラッシュメモリセルは、電荷蓄積部と制御ゲート電極を有するMISFETよりなる。このシリコン基板上には、メモリセルの他、このメモリセルを駆動させるための周辺回路も形成されている。このフラッシュメモリは、例えば32メガビットである。

#### [0054]

このチップは、例えばウエハ状態のシリコン基板をダイシングすることにより 形成され、図11に示すように、その外形は、例えば4.41mm×4.3mm の略矩形状で、厚さは0.13mm程度である。このチップ2Aは、マイコンチップ2Cより薄い。

## [0055]

また、その上面(表面、素子形成面)には、ボンディングパッドPAが形成されている。ボンディングパッドPAは、最上層配線の露出部である。このボンディングパッドPA以外の領域は、絶縁膜で覆われている。このボンディングパッドPAは、メモリチップ2Aの対向する2辺に沿って配置されている。その最小ピッチは、例えば133μm程度で、その個数は、例えば56個程度である。

#### [0056]

なお、図12に示すように、メモリチップ2Aの下面(裏面)からはシリコン 基板が露出している。

### [0057]

このメモリチップ 2 Aは、ボンディングパッド P Aが形成されている面を上側としてマイコンチップ 2 Cの裏面(素子形成面と反対側の面)上に接着される。即ち、メモリチップ 2 B と同層に接着される。メモリチップ 2 A とマイコンチップ 2 C との間は例えば 2 0  $\mu$  m程度である。また、メモリチップ 2 A と 2 B との間は、例えば 6 0 0  $\mu$  m程度である(図 1 参照)。

### [0058]

また、メモリチップ2AのボンディングパッドPAは、配線基板1の辺L1およびL2に沿ったボンディングパッドP2と導電性ワイヤ10で接続される(図2参照)。即ち、メモリチップ2Aは、配線基板1のボンディングパッドP2とワイヤボンディングされる。この際のメモリチップ2Aの配置位置やワイヤボンディングの方向については、後述する。

#### [0059]

さらに、メモリチップ 2 A および 2 B の上部や側壁はモールド樹脂 3 で封止される。例えば、配線基板 1 を窪み(キャビティ)を有する上金型および下金型で挟持し、その窪みの中に溶融樹脂を充填し硬化させる(トランスファーモールディング法(transfer molding method))。配線基板 1 上のモールド樹脂 3 の厚さは例えば 6 0 0  $\mu$  m程度である。また、MCMの高さは例えば約 1 . 2 5 mm である(図 1 参照)。

#### [0060]

次いで、マイコンチップ2Cと、メモリチップ(2A、2B)との制御関係について説明する。

#### [0061]

前述の上記メモリチップ2Aおよび2Bは、マイコンチップ2Cによって制御される。マイコンチップ2Cおよびメモリチップ2A、2Bの機能とそれに伴うピン構成について図13を参照しながら説明する。

#### [0062]

ここでは、実施の形態に即し、メモリチップとして、DRAMが形成されたメモリチップ2Bとフラッシュメモリが形成されたメモリチップ2Aを有する場合

について説明するが、メモリチップの数や種類については、この例に限られるものではない。

### [0063]

マイコンチップ 2 C は、システムの外部に設けられた外部 L S I (2 D)とシステムの内部に設けられたメモリチップ 2 A、2 B との間を仲介してデータの入出力を行う。そのために、マイコンチップ 2 C は、外部インターフェース用の論理アドレス(外部アドレス)をフラッシュメモリまたは D R A M 用のアドレスに変換する。

### [0064]

マイコンチップ2Cがこのような役割を担う場合、マイコンチップ2Cには、マイコンチップ2Cとメモリチップ2A、2Bの間のインターフェースに必要なピン数以外に、外部インターフェースを構成するピンが必要になる。従って、マイコンチップ2Cは、外部インターフェースに必要なピン数の分、メモリチップ2A、2Bに比較してピン数が多くなる。

### [0065]

外部インターフェースを介して出力されたデータは、外部LSI(2D)を介してさまざまな情報に変換され、人間と情報をやり取りをするヒューマンインターフェース機器やネットワーク機器などに出力される。例えば音声情報は、スピーカーを介して音声として出力され、画像情報は、液晶(LCD)などの画像表示装置を介して画像として出力される。もちろん、ヒューマンインターフェース機器やネットワーク機器などから入力された情報が外部LSI(2D)を介してマイコンチップ2Cの外部インターフェースに入力される場合もある。なお、入力情報には、マイクを介し入力される音声情報がある。また、外部LSI(2D)は、カメラ、アンテナもしくはモデム等、さらに、他の器機とのデータのやり取りをする。

## [0066]

本実施の形態のマイコンチップ2Cは、外部インターフェースとしてPCIバスとUSBバスとを有している。このように、マイコンチップ2Cが複数種類の外部インターフェースを持つ場合は、マイコンチップ2Cの外部インターフェー

スが一種類の場合に比較してマイコンチップ2Cに必要なピン数が多くなる。

### [0067]

メモリチップがフラッシュメモリチップ(2A)やDRAMチップ(2B)など複数種類ある場合、マイコンチップ2Cのメモリインターフェースに必要なピン数は、それぞれのメモリチップのインターフェースが有するピン数に比較して多くなる。

### [0068]

このように、メモリチップとして複数種類のメモリを有する場合には、マイコンチップ2Cのメモリインターフェースの構成としては、それぞれのメモリチップ2A、2Bが有するインターフェースのピン数よりも多くなる場合がある。

#### [0069]

また、マイコンチップには、MPU以外にさまざまな回路を有する場合があり、その場合は、それぞれの回路に対して安定した電源を供給するためにより多くのピン数が必要となる。例えば本実施の形態のマイコンチップ2Cは、A/D、D/A変換回路やPLL回路を有している。このようなA/D、D/A変換回路やPLL回路は、自らが電源ノイズ源になり得ると共に、外部からの電源ノイズに弱い性質を持つため、MPUとは分離された電源供給ピンを持っており、これがマイコンチップ2Cのピン数をさらに増やす原因となっている。また、マイコンチップ2Cは、外部インターフェース回路を有しているが、外部インターフェース回路における安定した信号増幅を実現するためには、MPUなどの内部回路とは独立した電源供給ピンを必要とするので、これもマイコンチップ2Cのピン数を増やす原因となっている。

### [0070]

従って、例えば図9および図11を参照しながら説明したように、メモリチップ2BのボンディングパッドPBは、70個(端子、ピン)、メモリチップ2AのボンディングパッドPAは、56個であり、その和は126個程度であるのに対し、マイコンチップ2Cのバンプ電極BCは、272個となっている(図7参照)。

## [0071]

このように、マイコンチップ2Cは、システム内部(メモリチップ2A、2Bなど)とのインターフェースに加えて、システム外部との各種インターフェースを備えた多ポート構造で構成されているので、ピン数はメモリチップ2A、2Bに比べて遥かに多い。

## [0072]

本実施の形態によれば、複数のチップを積層して実装したので、MCMの小型 化もしくは高密度化を図ることができる。また、MCM中にマイコンチップを内 蔵しSiPとしたので多機能化を図ることができる。

## [0073]

また、多機能であるためピン数の多いマイコンチップを下層に配置し、フリップチップ接続し、ピン数の少ないメモリチップを上層に配置し、ワイヤボンディング接続したので、MCMの小型化を図ることができる。

#### [0074]

例えば、多機能であるためそのピン数が多いマイコンチップを上層に配置した場合には、配線基板の外周部に形成されたボンディングパッドP2の数が多くなる。また、マイコンチップ2Cと配線基板1とを、ワイヤボンディングする場合は、ワイヤ間のショートを防止するため、ボンディングパッドP2を広いピッチで配置する必要がある。また、ワイヤとチップ間の接触を防ぐためには、ワイヤのループ高さ(チップ表面からワイヤの最高値までの距離)を確保する必要があり、上層のチップの端部とボンディングパッドP2との距離を大きく確保する必要がある。これらの理由からピン数が多いマイコンチップを上層に配置した場合には、配線基板1が大きくなってしまう。

#### [0075]

これに対して、本実施の形態においては、ピン数の少ないメモリチップを上層に配置したので、ボンディングパッドP2の数を少なくできる。また、そのピッチを小さく、さらに、上層のチップの端部に近づけて配置することができる。その結果、配線基板1を小さくできる。即ち、MCMを小型化できる。また、ワイヤ間のショートを防止でき、MCMの信頼性を向上させることができる。

#### [0076]

また、配線基板1をいわゆるビルドアップ基板とすることでピン数が多いマイコンチップのフリップチップ接続に対応することができる。また、ピン数が多いマイコンチップを下段に配置し、フリップチップ接続することとしたので、接続の信頼性を向上することができる。

## [0077]

次いで、メモリチップ2A、2Bの配置位置やワイヤボンディングの方向について説明する。

### [0078]

前述したように、マイコンチップ2Cは、配線基板1の中央部にフリップチップ接続され、マイコンチップ2Cの上部にメモリチップ2A、2Bが接着される。

#### [0079]

図2に示すように、メモリチップ2Aは、そのボンディングパッドPAが配線基板1の4つの辺のうちのL1およびL2に沿って配列される。また、メモリチップ2Bは、そのボンディングパッドPBが配線基板1の4つの辺のうちのL4に沿って配列される。言い換えれば、メモリチップ2Aおよび2Bは、そのボンディングパッドPA、PBが配列される方向がマイコンチップ2Cの辺の延在する方向に沿っている。

#### [0080]

また、メモリチップ2BのボンディングパッドPBは、配線基板1の辺L4側に引き出され、メモリチップ2AのボンディングパッドPAは、配線基板1の辺L1もしくはL2側に引き出される。言い換えれば、メモリチップ2BのボンディングパッドPBは、X方向に、メモリチップ2AのボンディングパッドPAは、Y方向に引き出される。

#### [0081]

また、言い換えれば、メモリチップ2BのボンディングパッドPBは、同層の他のメモリチップ(この場合メモリチップ2A)を超えない方向にワイヤボンディングされる。一方、メモリチップ2AのボンディングパッドPAは、同層の他のメモリチップ(この場合メモリチップ2B)を超えない方向にワイヤボンディ

ングされる。また、言い換えれば、各メモリチップは、そのボンディングパッド と配線基板とを接続する導電性ワイヤが他のメモリチップを超えないように配置 される。

### [0082]

このように、本実施の形態によれば、各メモリチップを、そのボンディングパッドと配線基板とを接続する導電性ワイヤが他のメモリチップを超えないように配置したので、MCMの小型化を図ることができる。また、MCMの信頼性を向上させることができる。

## [0083]

例えば、メモリチップのボンディングパッドと配線基板とを接続するワイヤが他のメモリチップを超えるよう配置すると、ワイヤ長が大きくなり、ワイヤのループ高さも大きくなる。その結果、配線基板が大きくなり、また、ワイヤ間やワイヤとチップとのショートの発生率も高くなる。

### [0084]

さらに、図1および図2に示すように、メモリチップ2Bおよび2AのX方向の端部は、それぞれマイコンチップ2CのX方向の端部からはみ出ている(オーバーハング状態となっている)。メモリチップ2Bのはみ出し量DBは例えば1.2mm程度、メモリチップ2Aのはみ出し量DAは、例えば1.3mm程度である。

#### [0085]

### [0086]

#### [0087]

よって、本実施の形態においては、マイコンチップのY方向に延在する辺(L 3、L4)からメモリチップ2Aおよび2Bをはみ出して配置している。

### [0088]

このように、本実施の形態によれば、本実施の形態においては、マイコンチップの両端からメモリチップ2Aおよび2Bがはみ出すよう配置したので、はみ出し量(はみ出している距離)が極端に大きい箇所を無くすことができ、チップの剥離や封止樹脂の割れ(パッケージクラック)を防止することができる。

### [0089]

例えば、メモリチップ2BのボンディングパッドPBおよびメモリチップ2AのボンディングパッドPAをマイコンチップ2Cからはみ出さないように配置し、メモリチップ2Aのみをマイコンチップ2Cの端部からはみ出すよう配置することも可能であるが、この場合、メモリチップ2Aのはみ出し量が大きくなる。言い換えれば、メモリチップ2Aがはみ出している部分の下部の窪みが大きくなる。この窪みが大きいと、チップの周囲を樹脂封止する際に、溶融樹脂が充填され難く、空気溜まり(ボイド)が生じやすい。このようなボイドが形成されると、例えば熱負荷試験などの際に内の空気の熱膨張が繰り返され、封止樹脂とチップの剥離や封止樹脂の割れ(パッケージクラック)を引き起こす。

### [0090]

これは、それぞれのメモリチップにおいて、チップ主面上におけるボンディングパッドの配置は様々であり、例えば、メモリチップの端辺からボンディングパッドまでの距離も様々であるために、ボンディングパッドがマイコンチップの上部に配置されることを優先させると、ボンディングパッドからメモリチップの端辺までの距離の差によって、メモリチップのはみ出し量に大きな差が生じてしまうからである。

## [0091]

これに対して、本実施の形態によれば、下層のチップの両側から上層のチップ をはみ出させたのでチップの割れやパッケージクラックの発生を低減することが できる。

### [0092]

特に、複数種類のメモリチップがある場合に、各メモリチップ間において、マイコンチップからはみ出すメモリチップの端辺の部分に注目した場合に、ボンディングパッドからメモリチップの端辺までの距離同士の差よりも、メモリチップのはみ出し量同士の差を小さくすることにより、各メモリチップにおける、はみ出し量の大きな相違に基づくチップの割れやパッケージクラックの発生を低減することができる。

## [0093]

このはみ出し量は、1.5 mm以下が好ましい。また、1 mm以下がより好ましい。

#### [0094]

また、MCMの小型化(薄型化)の要求から、内蔵されるチップは薄型化する傾向にある。特に、上段のチップの厚さが  $200\mu$  m以下の場合には、本実施の形態を用いて効果的である。

### [0095]

次いで、本実施の形態の半導体装置の製造方法(組立工程)を説明する。図14~図17は、本実施の形態の半導体装置の製造工程を示す要部断面図である。

### [0096]

図14に示すように、配線基板1上にフリップチップ方式でマイコンチップ2 Cを実装する。即ち、配線基板1の上面のパッドP1とマイコンチップのバンプ 電極BCを接続した後、マイコンチップ2Cと配線基板1との隙間にアンダーフ イル樹脂7を充填する。パッドP1とマイコンチップのバンプ電極BCとの接続 は、半田バンプ電極を溶融して接続する方法、金バンプ電極を半田を介してリフ ロー接続する方法や、マイコンチップ2Cと配線基板1との隙間に異方性導電性 (anisotropic conductive)樹脂または非導電性(non conductive)樹脂などからな るテープあるいはペーストを挟み込み、このテープあるいはペーストを加熱、溶 融することによって行うこともできる。この場合は、アンダーフィル樹脂7を充 填する工程が不要となる。

#### [0097]

なお、図14には、1個の配線基板しか記載していないが、例えば、複数個の

配線基板を連続的に配置した基板を準備し、各チップを実装した後、個々の装置 毎に切断してもよい。

### [0098]

次に、図15に示すように、マイコンチップ2C上に接着剤などを使ってメモリチップ2Aおよび2Bを固定する。次いで、図16に示すように、メモリチップ2Bおよび2AのボンディングパッドPB、PAと配線基板1のボンディングパッドP2とを金線等よりなる導電性ワイヤ10で接続する(図2参照)。このワイヤボンディングは、例えば超音波振動と熱圧着とを併用したワイヤボンダを使用して行う。

### [0099]

次に、図17に示すように、配線基板1をモールド金型(図示せず)に装着し、その主面の全体をモールド樹脂3で封止する。モールド樹脂3は、例えば粒径  $70\,\mu\,\mathrm{m}\sim100\,\mu\,\mathrm{m}$ 程度のシリカを分散させた熱硬化型エポキシ系樹脂からなる。

## [0100]

その後、配線基板1の裏面のパッドP3上に半田よりなるバンプ電極Bpを接続する。続いて、配線基板1が複数連結している場合には、ダイシングラインに沿って切断し、配線基板1を個片化する。なお、バンプ電極Bpは、例えば低融点のPb-Sn共晶合金からなる半田ボールをパッドP3の表面に供給した後、この半田ボールをリフローさせることによって形成する。

## [0101]

以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明 したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでもない。

### [0102]

前記実施の形態によれば、例えば、ボンディングパッドPAやPBは、一列に 形成されているが、複数列に形成してもよい。また、バンプ電極BCも複数列に 形成してもよいし、また、エリア配置してもよい。

#### [0103]

また、前記実施の形態によれば、マイコンチップ上にボンディングパッドをその中央部に有するもの(センター品)およびボンディングパッドをその両端に有するもの(両サイド品)を搭載したが、例えば、図18に示すように、センター品を2チップ搭載してもよい。また、両サイド品を2チップ搭載してもよい。

## [0104]

また、前記実施の形態においては、マイコンチップ上に2つのメモリチップを 搭載したが、図19に示すように3つのチップを搭載してもよい。

### [0105]

また、前記実施の形態においては、メモリチップとしてDRAMやフラッシュメモリを例に挙げたが、この他SRAM等、他のメモリチップを用いてもよい。

#### [0106]

また、本発明は、端子数の異なるチップを積層した半導体装置に広く適用可能である。

### [0107]

また、配線基板上には、メモリチップやマイコンチップの他にコンデンサや抵抗素子など、チップ以外の小型電子部品を実装することもできる。例えば、メモリチップの外周に沿ってチップコンデンサを搭載することにより、メモリチップの駆動時に生じるノイズを低減して高速動作を実現することができる。

#### [0108]

### 【発明の効果】

本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。

## [0109]

配線基板上に端子数の多いマイコンチップと端子数の比較的少ないメモリチップを積み重ねて実装する際、マイコンチップを下層に配置し、メモリチップを上層に配置することにより、半導体装置の小型化もしくは高密度実装化を図ることができる。また、信頼性を向上することができる。また、機能の向上を図ることができる。

#### 【図面の簡単な説明】

### 【図1】

本発明の一実施の形態の半導体装置を示す要部断面図である。

#### 【図2】

本発明の一実施の形態の半導体装置の上面を示す平面図である。

#### 【図3】

本発明の一実施の形態の半導体装置の下面を示す平面図である。

#### 【図4】

本発明の半導体装置に用いられる配線基板の要部断面図である。

#### 【図5】

本発明の半導体装置に用いられる配線基板の上面を示す平面図である。

#### 【図6】

本発明の半導体装置に用いられる配線基板の下面を示す平面図である。

#### 【図7】

本発明の半導体装置に用いられるマイコンチップの上面を示す平面図である。

#### 【図8】

本発明の半導体装置に用いられるマイコンチップの下面を示す平面図である。

#### 【図9】

本発明の半導体装置に用いられるメモリチップの上面を示す平面図である。

#### 【図10】

本発明の半導体装置に用いられるメモリチップの下面を示す平面図である。

### 【図11】

本発明の半導体装置に用いられるメモリチップの上面を示す平面図である。

#### 【図12】

本発明の半導体装置に用いられるメモリチップの下面を示す平面図である。

### 【図13】

本発明の半導体装置に用いられるマイコンチップとメモリチップとの制御関係 を示すブロック図である。

#### 【図14】

本発明の一実施の形態である半導体装置の製造方法を示す配線基板の要部断面

図である。

#### 【図15】

本発明の一実施の形態である半導体装置の製造方法を示す配線基板の要部断面図である。

### 【図16】

本発明の一実施の形態である半導体装置の製造方法を示す配線基板の要部断面図である。

## 【図17】

本発明の一実施の形態である半導体装置の製造方法を示す配線基板の要部断面図である。

### 【図18】

本発明の一実施の形態の他の半導体装置の上面を示す平面図である。

### 【図19】

本発明の一実施の形態の他の半導体装置の上面を示す平面図である。


### 【符号の説明】

- 1 配線基板
- 1 a ベース基板部
- 1 b ビルドアップ基板部
- 2 A メモリチップ (チップ)
- 2B メモリチップ (チップ)
- 2 C マイコンチップ (チップ)
- 3 モールド樹脂
- 7 アンダーフィル樹脂
- 10 導電性ワイヤ
- 31 プリント基板
- 3 3 配線
- 35 ベースビア
- 37 ポリイミド樹脂膜(絶縁膜)
- 3 9 配線


- BC バンプ電極
- Bp バンプ電極
- CA 配線基板の上面の中央部の略矩形状の領域
- DA、DB はみ出し量
- L1~L4 配線基板の辺
- P1 パッド
- P2 ボンディングパッド (パッド)
- P3 パッド
- PA ボンディングパッド (パッド)
- PB ボンディングパッド (パッド)

【書類名】 図面

【図1】











【図3】




【図4】




【図5】






【図6】


**Ø** 6




【図7】




【図8】



【図9】




【図10】




【図11】


図 11




【図12】




【図13】




【図14】




【図15】



【図16】




【図17】




【図18】

図 18



【図19】



【書類名】 要約書

【要約】

【課題】 複数のチップを有するマルチチップモジュールの小型化(高密度実装化)、信頼性や機能の向上を図る。

【解決手段】 絶縁膜と導電性膜の積層や加工を交互に繰り返すことにより配線が形成されたビルドアップ基板部1bを有する配線基板1の上部にマイコンチップ2Cのバンプ電極BCが形成されている面を下側としてフェイスダウンボンディングし、その上部に、メモリチップ2Aおよび2BをそれぞれボンディングパッドPB等が形成されている面を上側として接着し、ボンディングパッドPB等を、配線基板1の辺に沿ったボンディングパッドP2と導電性ワイヤ10で接続する。このように多機能で端子数の多いマイコンチップ2Cを下層に配置することで、装置の小型化等を図ることができる。

【選択図】 図1

ページ: 1/E

【書類名】 出願人名義変更届(一般承継)

【あて先】 特許庁長官 殿

【事件の表示】

【出願番号】 特願2003-65891

【承継人】

【識別番号】 503121103

【氏名又は名称】 株式会社ルネサステクノロジ

【承継人代理人】

【識別番号】 100080001

【弁理士】

【氏名又は名称】 筒井 大和

【提出物件の目録】

【包括委任状番号】 0308729

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 特許第3154542号 平成15年4月11日付け

提出の会社分割による特許権移転登録申請書を援用

する

【物件名】 権利の承継を証明する承継証明書 1

【援用の表示】 特願平4-71767号 同日提出の出願人名

義変更届(一般承継)を援用する

【プルーフの要否】 要

ページ: 1/E

## 認定・付加情報

特許出願の番号 特願2003-065891

受付番号 50301195013

書類名 出願人名義変更届 (一般承継)

担当官 鈴木 夏生 6890

作成日 平成15年 9月 3日

<認定情報・付加情報>

【提出日】 平成15年 7月18日

# 特願2003-065891

# 出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所 氏 名 東京都千代田区神田駿河台4丁目6番地

名 株式会社日立製作所

### 特願2003-065891

## 出願人履歴情報

識別番号

[503121103]

1. 変更年月日

2003年 4月 1日

[変更理由]

新規登録

住 所氏 名

東京都千代田区丸の内二丁目4番1号

株式会社ルネサステクノロジ